TIE-50100 Pikapalautteet, syksy 2013

Takaisin kurssin: pääsivulle

0 = palaute koskee luentoja
1..10 = harjoituksen numero
na = not available, arvoa ei annettu

Harjoituksen nro Sanallinen palaute Tehtävä 1 [h] Tehtävä 2 [h] Tehtävä 3 [h] Tehtävä 4 [h] Ryhmän koko
1 TimingDrawn latauslinkki sanoo "Forbidden". na na na na na hlöä
1 TimingDrawn latauslinkki sanoo "Forbidden". na na na na na hlöä
1 Teh 4. olisikko mahdollista DoorOpen signaali tehdä kolmella bitillä, eli oven numero olisi koodattu kokonaisluvuksi? En tiedä olinko oikeilla jäljillä kun totuustaulusta tuli lopuksi melkosen iso. Teht 3. piirissä esiintyvät ongelmat oli vähän erikoinen kohta. Kun en oikein tiennyt mitä sillä piirillä oikein halutaan, niin on vaikea tulkita että mikä ko. piirissä on kehitettävää. Hyviä tehtäviä, piti tonkia oikein perin pohjin tuota digisuunnittelun perusteita.
rhu: T3:n ongelmilla tarkoitettiin ulostulossa näkyviä glitchejä eli turhia transitioita. T4 - Voi tehdä, mutta huomattavasti fiksumpikin ratkaisu löytyy.
5 4 3 3 1 hlöä
1 En päässyt kolmannelle luennolle eikä kalvoja ollut vielä harjoituksia edeltävänä päivänä POPissa, mutta mielestäni ainakaan kahden ensimmäisen luennon ja esitietojen (vähän hatarasti muistissa) pohjalta tehtävää 1 oli vähän vaikea tehdä. Koitin etsiä apua myös netistä, mutten löytänyt mitään hyödyllistä tietoa korkean tason spesifikaatioista. En myöskään ymmärtänyt tehtävää 3d, koska en huomannut mitään ilmeisiä ongelmia. 1 1 0,5 0,5 1 hlöä
2 Onko tehtävä 1 d:ssä tarkoitus lähinnä pohtia miten AND ja OR -portit tehdään, vai pitääkö siinä esittää ko. portit CMOS-rakennekuvauksena?
rhu: Transistoritason toteutus riittää, ei tarvitse leiskaa piirtää!
1,5 na na na 1 hlöä
2 na 0.5 0.75 0.75 0.75 1 hlöä
2 na 1,5 3 4 4 1 hlöä
6 Haluaisin asentaa HDL Designerin kotikoneelle. "Haalimis- ja lisenssiohjeet" sanoo että asennuspaketin hommaamiseen tarvitsee TC417/TC419 kulkuoikeudet. Saako TC417/TC419 luokkien kulkuoikeudet automaattisesti samalla lomakkeella kuin luokan TC221 oikeudet? Saako Linux-luokasta haettua myös HDL Designerin Windows-version asennuspaketin?
rhu: Kyseinen ohje on päivittämättä, korjaan kunhan ylläpito onnistuu arpomaan softat johonkin hakemistoon joka näkyy opiskelijoille (esim. luokan TC221 koneilla). Koulun hienon uuden tietoturvapolitiikan ansiosta minulla ei ole oikeuksia koneille yhtään sen enempää kuin opiskelijoillakaan. Joka tapauksessa, neloskerroksessa meillä ei enää ole tietokoneluokkia eli kaikki TC4xx-höpinä on vanhentunutta.
na na na na na hlöä
6 Luokan TC221 oven vieressä ei (enää?) ole tulostettuja kulkuoikeuslappusia.
rhu: Tulostin lisää.
na na na na na hlöä
6 Ohjeissa http://www.tkt.cs.tut.fi/tools/public/tutorials/mentor/licensing/licensing.html sanotaan, että mentorin työkalut olisi ladattavissa luokasta TC419, mutta sinne ei näytä olevan kulkuoikeutta. Luokassa TC221 linkki sen sijaan ei toimi.
rhu: Ks. ed.
na na na na na hlöä
6 Onko siis assarit paikalla TC221 luokassa to 19.9. klo 12 - 14 tietokoneharjoitus 1. varten?
rhu: Eiköhän Arska siellä ole kun on kerran tuon kalenteriin merkinnyt. Lisäsin muuten tämän ja ensi viikon perjantaille klo 14-16 ajat.
na na na na na hlöä
6 Assareiden huoneiden numerot kurssin kotisivulla olisi jees.
rhu: Lisätty.
na na na na na hlöä
6 Mistä nuo softat voi tällä hetkellä hankkia, kun niitä harkkoihin tarvitaan?
rhu: Nyt vihdoin TIHA myönsi minulle oikeudet kirjoittaa hakemistoon. Softat löytyvät TC221:n koneilla asemalta O hakemistosta \TIE\Perv_Teaching\EDA_Tools\ ja verkon yli serveriltä \\studentserver.intra.tut.fi\studentgroup$
na na na na na hlöä
6 Ois ihan hieno homma jos nuo työkalut, niitten käyttö ja työkaluihin liittyvät ongelomat/korjaukset olisi käyty harkkatunneilla johdetusti läpi. Nyt tuntuu että menee aika paljon aikaa tiedon etsimiseen ja noitten tutoriaaleitten selailuun vaikka saman asian ois varmasti ymmärtäny paljon tehokkaammin jos tuo harjoituksen toteutus ois ollu vähän interaktiivisempi. Myös noitten työkalujen käyttöön liittyvät harjoitukset mieluiten siten, että ois oppinu itse työkalun käytön eikä siten, että menee jonku funktion suunnitteluun ja pähkäilyyn aikaa. Nyt kun ei hallitse työkalua oikein hyvin, niin on aika vaikea ettiä sitten itse virhettä, että johtuuko se työkalusta vai suunnittelumokasta vai mistä. Ja sitten kun tulee työkaluun joku ongelma, niin ei pääse jatkamaan itse tehtävää kun ei osaa korjata työkalua sillä tavalla että vois sujuvasti palata takas itse työn tekemiseen. Nämä assarit kuitenki istuskelee täällä niin sama niitten ois vetää tota harjoitustilaisuutta jollain tavalla johdetusti. Ainakin ihan ensimmäisellä tietokoneharkalla tuli mieleen, että minkä takia nyt tänne kouluun edes tulee, kun kuitenkin menee itseopiskeluksi.
rhu: Ensi vuonna voidaan pitää kollektiivinen EDA-softien demoaminen, mutta tämän syksyn osaltahan on tietysti jo liian myöhäistä.
Tutoriaalien selailuun varmasti menee aikaa, mutta kai kuitenkin vähemmän jos mitään tutoriaaleja ei olisi ja kaikki tieto pitäisi kaivaa ohjelmistojen käyttöohjeista? Ensimmäinen tietokoneharkka kylläkin voisi olla pelkkää työkaluihin tutustumista.
Jos tosiaan assarien tietokoneharkkapäivystykset eli 'luokassa istuskelu' koetaan täysin arvottomaksi niin päivystystunteja voidaankin aika radikaalisti vähentää.
Joka tapauksessa, digitaalisuunnittelu on luonteeltaan ohjelmoinnin kaltaista 'tekemällä oppii' -kamaa. En oikein usko että esim. koulun ohjelmointikurssien harjoituksissa/harjoitustöissä vain istutaan luokassa ja katsellaan kun assari koodaa C:tä...
na na na na 1 hlöä
6 Aivan tuhottoman liian vaikea/hankala toi kakkostehtävä siihen nähden miten hyvin osataan näitä juttuja ennakkoon. Positiivisena juttuna ainakin se että oppi käyttämään tota HDL designeriä ku ei mikään homma suju. 1 8++ - 1 2 hlöä
3 Tehtävän 3 linkit eivät toimi. na na na na na hlöä
3 Mikä on alkutila taskulaskimen tilakoneessa? Onko alkutila sama kuin tekstissä sanottu resetoinnin jälkeinen tila, eli onko resetointi sama kuin laitteen käynnistys?
rhu: Käynnistettäessä piiri resetoituu eli asettuu alkutilaansa. Käytännön toteutuksessa tämän tominnallisuuden takaaminen saattaa vaatia vähän ylimääräistä, mutta siitä ei tarvitse tällä kurssilla välittää.
na na na na na hlöä
3 T3. Tuosta TimingDraw -pohjasta taitaa puuttua reset napin signaali? na na na na na hlöä
0 Vierailuluennoitsija jätti saapumatta paikalle. Näistä voisi ilmoittaa etukäteen. na na na na na hlöä
6 Work-kansion poistamisesta tietämättömänä oli aika tuskaa yrittää korjata tehtäviä 2 ja 3 kuntoon, siksi niissä meni niin paljon aikaa. Joku usein kohdatut ongelmat -sivu, johon olisi listattu näitä yleisiä ongelmia ja niiden ratkaisuja, olisi erittäin mukava. 1 5 2 0,5 2 hlöä
7 Modelsim ja HDL toimivat jo kurssin ohjeiden mukaan mutta quartuksen lisenssin kanssa ongelmia. pikkutikli.cs.tut.fi portit: 1717 1721 1734 asetettu tunneloitaviksi mutta silti quartus ei löydä mistään noista lisenssiä.
rhu: Quartus vaatii lisäksi vendor-daemonille portin 1736.
na 15 na na 2 hlöä
7 Ihan hyviä tehtäviä. 4 tehtävässä ei ole määritelty tilan siirtymisiä tarkemmin, eli pysytäänkö virheellisellä syötteellä samassa tilassa vai hypätäänkö alkuun.
rhu: En ymmärrä kysymystä. Sekvenssi "0110" täytyy tunnistaa sarjamuotoisesta sisääntulosta. Esimerkiksi "00110" ja "010110" aikaansaavat tunnistuspulssin.
na 6 6 2 2 hlöä
4 Tehtävän 3 signaali Re_A_in on selitetty mielestäni vähän epäselvästi: "Tällä luetaan data pois, kun Valid_A_out = '1'."
Tarkoittaako tuo, että
1) Re_A_in pitää liipaista ykköseksi kun Valid_A_out on jo 1, vai että
2) Re_A_in pitää liipaista ensin ja sitten Valid_A_out nousee ylös?
Jos tapaus 1, niin on vähän epäselvää että mitä hyötyä A:lle edes on signaalista Re_A_in (miksi se ei voisi ajaa dataa linjalle samalla kun nostaa Valid_A_outin ykköseksi?)
rhu: Olet oikeassa, ilmaisu "Tällä luetaan data pois" on lievästi sanottuna surkea. Itse ymmärrän tekstin perusteella että lohko A ilmoittaa Valid_A_out -signaalilla kontrollilogiikalle, että Data_A_out -portissa on validia dataa, minkä jälkeen kontrollilogiikka lukee datan (= tallettaa sen johonkin) ja ilmaisee A:lle yhden kellojakson pulssilla Re_A_in -porttiin että data on luettu eli A:n ei enää tarvitse säilyttää portin Data_A_out arvoa.
na na na na na hlöä
4 Tämä palautelomake näköjään syö rivinvaihdot. "\n" -> <br> voisi olla kova sana.
rhu: No can do, kyseessä on joku legacy-viritys... Rivinvaihdot näkyvät kyllä Eunuchsissa.
na na na na na hlöä
8 "Tärkeissä suunnittelusäännöissä" (http://www.tkt.cs.tut.fi/kurssit/50100/Harjoitukset/suunnittelu.html) käsketään käyttää alhaalla aktiivisille signaaleille merkintää _n (esim. reset_n), mutta kurssin omat valmiiksi annetut suunnitelmat käyttävät merkintää "resetX". na na na na na hlöä
8 tb_taskulaskinFSM-testipenkin asetus "clock_period_g" näyttäisi olevan nimetty hämäävästi kellojaksoksi vaikka todellinen generoitu kellojakso on testipenkin ja ModelSimin perusteella 2*clock_period_g. na na na na na hlöä
8 Kun käytetään DE2-lautaa, missä napit on 0-aktiivisia, niin tehtävänannoissa voisi tarkemmin kertoa jos tarkoitus onkin tehdä systeemi 1-aktiivisena. Tehtävässä 2 tunnistetaan siis ilmeisesti nouseva eikä laskeva reuna, koska pulsifier_FPGA-lohkossa on invertteri. 1 3 na na 1 hlöä
8 Kolmostehtävän testipenkki näytti vaativan aluksi kellonjakson avan verran 0:n tulostamista, vaikka sitä ei ollut speksissä missään mainittu. Tämä hämmensi suuresti testauksessa. Myös ilmeisesti enable-signaalin vaikutuksen tulisi olla täysin reaaliaikainen, mitä emme ymmärtäneet. Nelostehtävässä jäi täysin epäselväksi, millä tapaa järjestelmämme ei toiminut, kun mielestämme testipenkin arvot näyttivät oikeilta, mutta virheilmoitus tulostui kuitenkin. Testipenkit voisivat siis kertoa huomattavasti enemmän virheen laadusta, jotta sellaiset voisi löytääkin. 7,5 2,5 3 5 2 hlöä
5 Tarkoitetaanko tuossa kontrollilogiikan oletetulla pinta-alalla maksimi pinta-alaa? En oikein käsitä että miten tuota kontrollilogiikkaa pystyisi tekemään noilla rajoitteilla. na na na na na hlöä
5 na 1,5 1,5 3 4 1 hlöä
9 Tehtävässä 4 kun pistää testipenkin ModelSimiin tulee: Error: Unable to create library C:/Apps/MentorGraphics/HDS_2012.2a/hdl_libs/hds_package_library/work Failed during ModelSim compile Mikä avuksi?
rhu: Ongelma ratkeaa esim. seuraavasti: HDLD:n projektinäkymässä laajenna kirjasto hds_package_library -> Downstream. Muokkaa hakemistopolku vaikka P-asemalle jonne sinulla on kirjoitusoikeudet. Voi olla että myös kirjaston HDL- ja HDS-hakemistot täytyy kopioida omaan hakemistoon + muuttaa mäppäys. Mahdollisesti tarvitaan vielä kirjaston päivitys, oikeaa hiirennappia kirjaston nimen päällä ja aukeavasta valikosta Refresh Library.
na na na na 2 hlöä